태터데스크 관리자

도움말
닫기
적용하기   첫페이지 만들기

태터데스크 메시지

저장하였습니다.

TMS320F2837xD의 듀얼 코어 그리고 CLA가 주변회로에 어떻게 연결되어 있을까 하는 점은 펌웨어 설계에 있어서 매우 중요합니다. 왜 중요한지는 그림부터 보고 나서 ... 그림으로 옆으로 길어서 조작을 내서 살펴봐야겠습니다.

   

Analog Subsystem 과 ePWM, eCAP, eQEP, SD와 연결

ADC, 비교기, 그리고, DAC를 포함하는 Analog Subsystem 에는 모든 버스가 다 연결되어 있네요. ADC의 Config 라고 하는 부분에 Data Bus Bridge라는  회로가 보이는 데, 여기에는 DAM가 연결되어 있지 않습니다. 당연하겠지요. 컨트롤 레지스터이니

   

Analog Subsystem 아래에 Peripheral Frame1 이라고 표시도니 회로부가 보이고 여기에 비교기, DAC, ePWM, eCAP, eQEP, SD 등의 회로가 보이는데 주로 플랜트 제어에 사용되는 회로들이 여기에 할당되어 있습니다.  몇몇 주변 회로들을 엮어서 주소를 할당했다고 해서 Perpheral Frame이라는 말을 사용합니다. 모든 버스가 다 물려 있습니다. 헌데, CLA와 DMA가 접근 가능한 영역은 이중 일부이니 펌웨어 설계시 확인 과정을 거쳐야 합니다.

통신을 담당하는 주변 회로들에는 버스가 어떻께 붙어 있을까요?

   

먼저, TMS320F28377D에 탑재된 통신 회로들을 살펴보자면, SCI, SPI, I2C, CAN, McBSP,USB,uPP 가 있습니다. 참 많네요. 이런 회로들과 CPU간의 연결을 어떻게?

   

대체로 멀티미디어 분야에 사용되는 칩들은 DMA와 통신 회로가 굉장히 발달해 있습니다. 왜냐면 끊임없이(seamless) 데이터를 주고받아야 하거든요. 헌데, 28x와 같은 칩의 경우, 간헐적 통신이 훨씬 많은 비중을 차지하지만 Seamless 데이터 통신 비중도 점점 커지는 추세입니다. 28x에 탑재된 통신 회로를 보면 이런 경향을 잘 알 수가 있는데, 어떤 통신 회로에는 DMA 채널이 연결되어있는데 그러질 못하는 회로도 있기에 대규모 데이터 통신을 구현하고자 할 때에는 이 관계를 잘 따져서 설계를 해야 CPU 성능을 극대화할 수 있습니다. 일단 아래 그림 보시죠.

   

   

위 그림에 눈에 띄는 부분은 USB가 아닌가 합니다. USB에는 CPU1의 DMA만 연결되어 있네요. 그리고, Peripheral Frame 2에 속한 통신 회로들에는 CPU 1, 2 DMA가 연결되어 있네요, 기존 칩에는 SPI 통신회로에 DMA 연결이 없었는데, 이번에 생겼나 봅니다. 하지만, 그림에는 오류가 많으니 펌웨어 설계 전에 반드시 확인 과정을 거쳐야 합니다.

   

uPP 패러렐 통신 회로는 28x 계열에 새롭게 도입된 대규모 통신 회로인데 버퍼링을 위해 RAM을 가지고 있습니다. 이 RAM에 접근 가능한 장치는 CPU1과  CLA1으로 표시되어 있습니다. 하지만,. 컨트롤 레지스터는 Peripheral Frame 2 와 같은 속성을 가진다고 그림에 표시되어 있는데 명확해보이질 않습니다. RAM에 DMA가 연결되어 있지 않은 것은 좀 의아한데 자세한 내용은 테크니컬 레퍼런스등을 통해서 확인해야 하겠습니다. 일단 DMA 채널 연결 여부를 테크니컬 레퍼런스에 확인해본 결과, SPI, McBSP,uPP,USB(CPU1.DMA1)에 DMA 채널이 구현되어 있다고 나오네요.

Posted by vosami

댓글을 달아 주세요